このページの内容は、サードパーティサービスによって自動翻訳されています。

デジタルエンジニアリングの課題

デジタルエンジニアリングは、デジタルトランスフォーメーションの重要な部分です。しかし、多くの組織にとって、それはビジネス価値の観点で少し謎のような存在です。問題の一部は、マーケティングの誇大広告を超えて、企業がどのように具体的に利益を得ることができるかに焦点を当てる想像力の欠如にあります。このブログでは、デジタルエンジニアリングへの革新的なアプローチが、設計時間とコストを削減し、機能的な製品の失敗を減らし、生産収率を向上させることで、複雑な電子システムの設計をどのように変革できるかを探ります。

もしも…

今日、集積回路（IC）とプリント基板（PCB）は、異なるタイムラインで異なるチームによって異なる方法論とツールを使用して別々に設計されています。ICの設計が先行し、PCBの設計がそれに続きます。これは、PCBがICの設計および電子部品としてのパッケージ化に依存しているためです。しかし、もしシリコンチップ、ICパッケージ、PCBが同じシステム要件のコンテキストで同時に協力して設計され、最適なシステム性能が確保されるとしたらどうでしょうか？さらに、それによって製品全体の設計時間が短縮され、製品性能のリスクが最小化されるとしたら？

チップレット駆動の3D ICパッケージの出現と、PLM管理のデジタルスレッドの出現がそれを可能にしますが、それはデジタルスレッドのトレーサビリティが以下を包含するように進化する場合に限られます：

  • モデルベースシステムエンジニアリング（MBSE）
  • IC設計方法論（シリコンチップとICパッケージ）
  • PCB設計方法論
  • シミュレーションおよびプロセスデータ管理（SPDM）ソリューション

驚くべきチップレット

チップレット駆動の3D ICは、ますます強力なICコンポーネントを作成するための破壊的なシリコン設計およびパッケージング技術です。これらのICは、しばしばシステムインパッケージ（SiP）と呼ばれます。チップレットとSiPは一緒に、より多くのトランジスタを少ないスペースにパッケージングすることを可能にし、常に向上する性能とますます複雑な機能を提供します。また、TrendForceが強調するように、従来のシステムオンチップ（SoC）アプローチよりも設計コストが低く、設計サイクルが速く、製造収率が高い結果をもたらします。

SiPは、独自に設計および製造された小型で機能特化のシリコンチップレットを統合することによって作成されます。再利用されたおよび新たに設計されたチップレットは、お互いに隣接して配置されるか、または互いの上に配置され、単一の物理的なICパッケージ内で相互接続されます。一方で、SoCは、すべての必要な機能を包含する単一の一体型の大きなシリコンチップで作成され、単一の物理的なICパッケージ内に配置されます。

インターポーザとPCBの間の顕著な類似点

SiPの重要な技術革新の一つは、シリコンのインターポーザ基板で、シリコン貫通ビア（TSV）を備えています。その機能は、チップレット間の電気的接続を提供することです。これは、高密度相互接続プリント基板（HDI PCB）の構造に似ていますが、スケール、基板材料、製造プロセスは異なります。どちらの場合も、水平接続は基板層に銅で描かれ、垂直接続は基板層を通る銅で満たされたビアです。ビアはまた、チップレットやコンポーネントのバンプ/ピンに接続します。このようにして、SiPのチップレットは、PCB上のコンポーネントのように電気的に相互接続することができます。

SiPとPCBの物理的なインターコネクトのこれらの類似点は、PCBを完全に排除するという提案で業界から無視されていません（こちら）。非常に興味深いです！

パフォーマンス最適化

ICパッケージおよびPCB内のインターコネクトは、これらのインターコネクトの物理的特性（長さ、断面、形状、位置）が一緒になって高速信号がすべてのインターコネクトをどれだけ早く通過できるかを決定するため、製品全体の性能を決定します（信号の完全性を参照）。これは、性能が全体の電子システムの最も重要な要件の一つであり、インターコネクトがクロックレート、タイミングバジェット、電力分配、熱管理などに影響を与えるためです。しかし、これらのインターコネクトの最適化は、現在、シリコンチップ、ICパッケージ、およびPCBで個別に行われています。個々の設計チームは分離して作業しているため、彼らの間にはコミュニケーションやコラボレーションがありません。しかし、チップレットとSiPは、次の理由からそれを変える機会を提供します：

  • チップレットの設計時間は、チップレットが少ない機能を実装し、物理的に小さいため、SoCチップよりも短い
  • SiPパッケージの設計時間は、標準機能に既存のチップレットを再利用し、設計固有のチップレットを使用するため、SoCパッケージよりも短い
  • SiPインターポーザとPCBインターコネクトの信号完全性の問題は類似しており、同じシミュレーション方法論で管理されます

その結果、SiPの設計時間は、SiPを使用する複雑なPCBの設計時間にますます近づいています。これは理論的には、新しいチップレット（IOバッファとマイクロバンプの位置）、SiP内のチップレットの配置（インターポーザ）、SiP/PCBインターコネクト、およびPCBインターコネクト全体の同時コーデザインとインターコネクトの最適化を可能にします。目標は、特定の実装部分での特定の性能を最大化するのではなく、インターコネクト全体の実装で最高の性能を達成することです。したがって、ここで最大の機会が生まれます：

すべての電子インターコネクト実装レベルで同時に設計し、そのレベル内で制約を対話的に交渉し、最適化することで、特定の性能要件が集団的

に満たされることを確保します。

この最適化は、同じPCB上で他のSiPがどのように設計され、相互接続されているかを考慮して行う必要があります。

複雑さの抽象化

PCBデザイナーは、今日もなお、コンポーネントの配置とトレースルーティングのジオメトリのために、手動のレイアウトツール（オートメーションアルゴリズムで大幅に支援されていますが）を使用して作業を続けています。しかし、チップ設計業界は、シリコンのジオメトリの詳細を長い間放棄しており、VerilogやVHDLなどのハードウェア記述言語（HDL）で生成されたコードからの100%自動化された画像合成に任せています。チップ業界がそれをできたのなら、なぜPCB業界はスケマティックや他の高レベルのシステムモデルからそれをできないのでしょうか？

私は、PCB設計ツールのベンダーには、すべてのインターコネクトドメイン全体でコーデザイン最適化の能力がなかったため、インセンティブが欠けていたのではないかと考えています。

電子ネットリストとデジタルスレッド

電子ネットリストは、各信号が信号が通過するすべてのノードを識別する名前付き信号のリストです。これは、すべての電子設計に固有のデジタルスレッドの特別なケースです。ネットリストは、物理的なインターコネクトの実装によって実現される性能要件の管理を可能にします。しかし、チップ、ICパッケージ、およびPCBの設計プロセスの分離のため、それぞれが互換性のないドメイン固有のネットリストデータモデルに依存しています。その切断により、すべての実装ドメインを横断する全体的な電子インターコネクトの統一されたシステムレベルのビューが妨げられます。

これらの個々のネットリストデジタルスレッド間のトレーサビリティがない場合、高レベルのシステムモデルの機能と性能をすべての抽象化および実装ドメインにわたってマッピングすることはできません。また、すべてのドメイン（再度：チップレット、インターポーザ、SiP、およびPCB）ごとに全体の性能と制約を交渉し、最適化しながら同時にそれを行うこともできません。

PLM管理のデジタルスレッド

今、すべてを網羅するPLM管理のデジタルスレッド（データとプロセス）が、すべてのインターコネクトドメインにわたる電子ネットリストのトレーサビリティをモデル化し、それを全体のシステムモデルのコンテキストで行うことを想像してください。これは、設計の機械的な部分、組み込みソフトウェア、配線ハーネスの部分に対するトレーサビリティも含むモデルです。これらもシステム性能に影響を与えるためです。そして、関連するすべてのシミュレーションプロセスとデータ管理（SPDM）情報および大規模言語モデル（LLM）サービスに基づく人工知能（AI）分析へのトレーサビリティと組み合わせます。これにより、電子物理パッケージ設計（チップレット、ICパッケージ、およびPCB）が高レベルのシステムモデルの抽象化から自動的に最適化および実装される可能性があることがわかります。もう一度、VHDL/Verilog言語でのシリコン設計と100%自動化された物理的な詳細の合成を考えてみてください。

このビジョンにはAI/LLM接続が重要です。これについては、前のブログでいくつかの考えを共有しました。「製品イノベーションとPLMの未来 – 抽象化、デジタルスレッド、そして人工知能」

EDAの破壊的な未来

私は、これが今日の電子設計自動化（EDA/ECAD）ツールの動作方法ではないことを知っています。しかし、シリコンチップレット、SiPパッケージング、IC製造、および最新のPLM管理のデジタルスレッドプラットフォームの進歩により、それは可能です。そうすれば、設計時間とコストを削減し、機能的な製品の失敗を減らし、製造収率を向上させることで、業界にとって大きな破壊的な利益をもたらすでしょう。それが起こる可能性はどれくらいでしょうか？かなり現実的です。関連する電子設計ツールベンダー間の様々な合併や買収を見れば、その電子的な側面は私たちが思っているよりも近いかもしれません：

デジタルトランスフォーメーションとデジタルエンジニアリングは、すでに国防総省のDoDi 5000.97や欧州連合のデジタル製品パスポート（DPP）などのイニシアチブを通じて規制環境の一部となっています。デジタルエンジニアリングから生じる他の破壊的なトレンドを知っていますか？

Related:
IC IC chiplets integrated circuits LLMs MBSE PCB printed circuit boards simulation and process data management SiP SPDM
Category:
Digital Transformation